

Prova scritta di Fondamenti di Elettronica

14 settembre 2017 parte digitale


Nome:Cognome:Matricola:

Punti Assegnati:/...../...../..... =

Sia $V_{DD}=1.8V$ e si assumano i seguenti parametri tecnologici per i MOSFET:

Parametro	n-MOSFET	p-MOSFET
$V_{TO} [V]$	0.4	-0.4
$\beta' [\mu A/V^2]$	200	100
$\gamma [V^{1/2}]$	0	0
$\lambda [V^{-1}]$	0	0
$L_{MIN} [\mu m]$	0.15	0.15
$C_{OX} [fF/\mu m^2]$	20	20
$C_{GSO} [fF/\mu m]$	0.5	0.5

Si assuma per tutti i transistori $L=L_{MIN}$ e nel calcolo dei transistori si consideri la transizione completata al 90% della escursione totale del segnale. Si trascuri il *self-loading*.



Con riferimento al pass-gate di Figura 1, in cui $S_n=S_p=1$:

- 1) (5 punti) si determini la corrente che scorre attraverso di esso alla polarizzazione riportata in figura;
- 2) (10 punti) si calcoli la resistenza differenziale (piccolo segnale) per frequenze tendenti a zero (cioè trascurando le capacità) che si osserva al nodo posto a 1V (agli altri nodi non si applica alcun segnale AC).

Con riferimento al buffer in Figura 2, dove $C_L=200fF$ e dove i numeri dentro l'invertitore rappresentano il fattore di forma del transistor nMOS, mentre i pMOS sono dimensionati per avere tempo di salita uguale al tempo di discesa:

- 3) (5 punti) si calcoli il ritardo intrinseco t_{p0} della tecnologia (ritardo di un invertitore ad area minima che carica una capacità pari alla sua capacità di ingresso);
- 4) (10 punti) si determini il dimensionamento u che minimizza il ritardo complessivo del buffer.